Fiche du document
2009
- handle: 10670/1.dhqpxo
- 1665-5745
Ce document est lié à :
http://www.redalyc.org/revista.oa
e-Gnosis
Sujets proches
Western architecture (Western countries) Building design Construction Buildings--Design and construction Architecture, Western (Western countries)Citer ce document
Víctor H. García Ortega et al., « MICROPROCESADOR DIDÁCTICO DE ARQUITECTURA RISC IMPLEMENTADO EN UN FPGA », e-Gnosis, ID : 10670/1.dhqpxo
Métriques
Partage / Export
Résumé
"En este trabajo se presenta el diseño e implementación de un microprocesador de 16 bits de arquitectura RISC tipo MIPS. Las características principales que presenta el microprocesador son: una arquitectura Harvard con una memoria de programa de 64K x 25 bits y una memoria de datos de 64k x 16 bits, una pila de ocho niveles implementada en hardware y la Unidad Lógica-Aritmética (ALU) con esquema de acarreo anticipado por propagación y generación para el aumento de velocidad en la ejecución de las operaciones aritméticas. La unidad de control decodifica y maneja las señales de control del microprocesador para ejecutar las instrucciones en un solo ciclo de reloj. La implementación se realizó en un dispositivo lógico programable del tipo FPGA (Field Programmable Gate Array) de la familia Spartan-3A de Xilinx. El diseño de cada elemento del microprocesador se desarrolló con el lenguaje de descripción de hardware VHDL."